說明: 本文的多數(shù)圖片,均來源網絡,如有侵權,請告知刪除,謝謝。
電源完整性: 如何保證電源分配系統(tǒng)(Power Distribution Network—— PDN)滿足負載芯片對電源的要求,即為電源完整性。
解釋一下,即電源調整系統(tǒng)為各部分電路提供穩(wěn)定正確的工作電壓,使系統(tǒng)的各部分能在負載電流發(fā)生變化時依然能夠保持穩(wěn)定。能夠對系統(tǒng)因狀態(tài)變化或者受到某些影響(比如:電壓波動、串擾、反射、輻射、噪聲等)進行有效抑制。
PDN 系統(tǒng)的作用:
(1)為負載提供干凈的供電電壓;
(2)為信號提供低噪聲的參考路徑(返回路徑);
(3)減輕電磁干擾(EMI)問題。
理想的電源系統(tǒng)的阻抗為 0 ,但是實際中是存在各種各樣額噪聲,電路是在一定程度的噪聲容限下工作的,如果電源的噪聲超出了系統(tǒng)允許的范圍,就有可能導致系統(tǒng)不能按照既定的方式正常運行。
先分析一下影響電源完整性的原因,找到了病根,才好對癥下藥。
隨著芯片的開關速度越來越快(上升時間越來越?。酒瑑鹊拈_關管不可能同步完成轉換,當一部分的晶體管已經完成穩(wěn)定轉換,而另一部分則還在轉換之中,狀態(tài)的不同步就造成電源早上在芯片內部傳遞,可能導致某些不定態(tài)的晶體管輸出狀態(tài)錯誤。
芯片的開關速度不斷提高,導致瞬態(tài)電流和功耗都隨之增加。
電源分配系統(tǒng)的噪聲來源:
編號 | 原因 |
---|---|
1 | 電源穩(wěn)壓芯片自身的輸出存在噪聲,DC-DC 的輸出紋波就比 LDO 大 |
2 | 電源的輸出無法對負載電流的快速變化實時響應,造成電壓跌落 |
3 | 電源路徑和地回路都存在一定的阻抗,電流經供電回路不可避免的存在壓降,瞬態(tài)電流的變化就造成負載電壓的波動 |
4 | 高速信號通過過孔換層引起電源噪聲 |
電源分配網絡包括:電壓調整模塊(Voltage Regulator Module)到電路板上各部分電源之間的互相連接,具體為電路板上的電源平面、地平面、連線、電纜、接口
、電容等。
PDN 系統(tǒng)模型如下圖所示,從左往右依次是 PCB 的 PDN,芯片封裝的 PDN。
電阻是表征導體對直流電流的阻礙作用。當回路中,一段導體有電流流過時,電阻的作用表現(xiàn)為電能轉化為熱能(I^2 R),在導體的兩端產生一定的壓降(U = IR)。電阻的大小與導體的材料,長度,橫截面積,溫度有關。
電源分配系統(tǒng)上的電阻產生的損耗會導致電能轉換為熱能被喪失掉,同時溫度的升高又對電路或一些器件造成影響,從而影響系統(tǒng)的穩(wěn)定性和可靠性。如果某些部分電流持續(xù)增大甚至會導致該部分的電路燒毀。
下圖為電阻在低頻和高頻下表現(xiàn)出來的特性:
電感是表征導體對交變電流阻礙作用的物理量。當導體中有電流流過時,會在導體的周圍形成磁場。當電流變化時,周圍的磁場也會發(fā)生變化,在導體的兩端形成感應電動勢,形成的感應電動勢形成的電流反過來阻礙原有電流的變化。即電感是:通直流,阻交流。這樣形成的電感稱之為自感(L)。當兩個支路距離比較近,兩個支路之間的互相影響稱之為互感(M)。
如上圖所示的一個完整回路,Ia 表示正向的電源回路,Ib 表示方向的地回路。兩個回路各自存在自感,而互相之間又存在互感。當回路上的電流發(fā)生變化時,在電感的周圍就形成磁場,電流變化增大,電感增強,而互感是阻礙自感的變化的。
如上圖的公式,電流的變化必然造成電路上電壓的變化,對于正向,造成的問題就是穩(wěn)壓器的輸出與芯片的輸入端電壓不一致,V 就是電源路徑上的噪聲,造成電源軌道塌陷。而在返回的回路上(一般是地),因為存在一個 V 大小的電壓,導致地平面發(fā)生變化,造成地彈噪聲。
可知: 由于電流變化引起的感應電動勢的變化是產生電源噪聲的原因,如何減弱這種影響,也就是有效的對系統(tǒng)的電源完整性進行控制。
措施:
(1)盡量減小回路中電流的變化率,穩(wěn)定負載的變化造成電流的瞬變,穩(wěn)定電流的大??;
(2)減少電路走線、接線的電感,這就是走線盡可能短、寬的原因,減少電路本身的自感。
去耦電容是目前電路中解決電源噪聲的主要方式,此處也主要是對針對電容的去耦作用。
如下圖,上電過程中,電源對電容進行充電,一段時間之后電容就存儲了一定的電荷量(相當于蓄水池)。如果負載的電流保持不變,即負載上的電壓是穩(wěn)定的,因此電容兩端的電壓也是恒定的且等于負載兩端的電壓,此時 Ic = 0,負載的電流由 Io 提供。
如下圖,從右往左看,我們可以把電源和電容復合看做是一個整體的穩(wěn)壓源。
對于這個電源模型,我們等效為上述的公式,就可以清晰的知道 I 發(fā)生變化,而 V 幾乎不變,這就要求阻抗 Z 足夠小。電容的特性是:阻直流,通交流。從這個角度來看,耦合電容一定程度上降低了整個電源系統(tǒng)的阻抗。
去耦的關鍵是做好電容種類和數(shù)量的搭配,并非一味的增加總容量。
實際的電路之中,電容不僅僅是電容,還有一些等效的參數(shù),如下圖所示:
在不同的頻段,電容表現(xiàn)出不同的特性。電容的容抗如下;
fo 為電容的諧振頻率,處在諧振點,電容呈現(xiàn)純阻特性,小于諧振頻率時,呈現(xiàn)容性,大于諧振頻率,呈現(xiàn)感性。
然而去耦電容都有一定的工作頻率,只有在諧振點的附近,電容才具有最佳的電容特性。
電容的阻抗特性如下圖:
RLC 的串聯(lián)電路 Q 值定義為:電路串聯(lián)諧振時,感抗/容抗與純電阻的比重。Q 值描述的是電路的選頻特性,計算公式如下:
Q 值越大,電路的頻率選擇性越好,允許通過的電流頻段越窄。但是在電源去耦的時候,負載芯片上有瞬態(tài)電流需求時,去耦電容要立刻給與補償,如果 Q 值很大,可以流過電容的補償電流就會變窄,影響電容人的去耦能力,一般用于電源去耦的時候,選擇 Q 值較小的電容。一般在板級濾波的時候,會放置一些容量較大的鉭電容或電解電容,這兩類電容的額 Q 值較低,可以提供比較寬的有效去耦頻率范圍。
(1)相同容值的 n 個電容并聯(lián)合后,諧振頻率不變,阻抗點的阻抗變?yōu)榱嗽瓉淼?1/n。
為了使整個 PDN 系統(tǒng)的阻抗小于目標阻抗,必須嚴格控制并聯(lián)諧振峰的大小。
(1)Big-V方法:通常的做法就是在芯片每個供電引腳的周圍添加幾個 0.1uF 的電容,另外再增加幾個百微法級別的板級濾波電容。但由前文的介紹可知,同一類型的電容并聯(lián)使阻抗降低,但跟大電容并聯(lián)后依然容易形成并聯(lián)諧振峰,很有可能在 LC 并聯(lián)形成的并聯(lián)諧振峰超過了系統(tǒng)的目標阻抗,這個是我們不希望看到的。
(2)Multi-Pole:使用多種容值的電容并聯(lián)起來,形成去耦網絡。主要分為兩種方式:在十倍程的范圍內選擇一種電容還是三種電容。
十倍程一種電容 | 十倍程三種電容 |
---|---|
10uF - 1uF - 0.1uF | 10uF - 4.7uF - 2.2uF - 1uF - 0.47uF - 0.22uF - 0.1uF |
使用 Multi-Pole 方式有比較好的阻抗曲線平坦度,能夠滿足阻抗一直低于目標阻抗。
各種電容的作用范圍如下:
在 PDN 系統(tǒng)中,一般要選擇等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)比較低的電容來作為去耦電容。
去耦電容的連接方式一段連接芯片的電源引腳,另一端連接地,針對芯片的復雜度和通信速率,分為引腳去耦和平面去耦兩種方式。
電容的擺放根據(jù)容值的大小放置的位置也有區(qū)別,因為不同電容的去耦半徑是不一樣的,如果擺放的位置已經超出了電容的去耦范圍,那么電容的去耦作用也就失效了,所以,根據(jù)去耦半徑的范圍,小電容應該距離芯片的供電引腳近一些,而大電容相對遠一些。
,
去耦電容的安裝核心是減小安裝電感。對于在電路板上的連接和過孔的方式是有一定的要求的。原則是:電容引線盡可能的短,電容單獨打孔,引線盡可能和焊盤的寬度一致,電源和地之間的回路盡可能小。
上圖的(2),(3)是推薦的使用方式,(1)引線又細又長,無疑增加了引線的電感,這與去耦的初衷是相違背的,應該杜絕,(4)是的擺放位置最好,但是占用 PCB 的面積。
目標阻抗法是目前最具有可操作性的 PDN 系統(tǒng)的去耦方式,核心思想是:利用電流的變化量、阻抗、電壓變化量之間的線性約束關系。
PDN 系統(tǒng)的等效模型:
參數(shù)介紹:
參數(shù) | 解釋 |
---|---|
Ztarget | 目標阻抗 |
Vcc | 芯片的供電,比如常見的:5V/3.3V/1.8V等 |
Ripple | 允許的電壓波動,比如±5%,±3 等 |
?Imax | 負載芯片的最大瞬態(tài)電流 |
為了保證信號的完整性,電源分配系統(tǒng)的阻抗必須低于目標阻抗。
本文主要是個人在學習電源完整性過程中的一些筆記總結,用于經常復習,參考的連接在文末已給出,感謝他們。本人能力有限,表述記錄的過程中難免有疏漏,歡迎大家積極交流討論。
解決直流壓降的核心是:盡可能增大供電電路上的過流面積,采取的措施有加寬電源層,地平面的寬度,我們可以見到一般高速復雜的 PCB 都需要提供單獨的電源層和地層;另外就是減少電源的回路面積,縮短電源到芯片的距離,增加銅箔厚度等措施。
聯(lián)系客服